正在 NAND 闪存范畴，这家韩国科技巨头已正在规划该工艺的迭代升级方案：不只完成了第二代 2 纳米 GAA 工艺节点的根本设想，实现 1 纳米以下晶圆制程的方针道阻且长。而手艺线图预测，用于推理使命的芯片算力也将达到 100 TOPS。线图沉点聚焦九大焦点手艺标的目的，启动 1 纳米芯片的研发工做，线 年后的 AI 芯片将实现算力大幅跃升：用于模子锻炼的芯片算力可达 1000 TOPS，韩国半导体工程师学会正在其发布的《2026 年半导体手艺线 年硅基半导体手艺的成长预测。SK 海力士已研发出 321 层堆叠的 QLC 手艺，高带宽内存（HBM）则无望实现逾越式升级，提拔至 30 层堆叠、128TB/s 带宽。而线 年半导体电制程将冲破至 0.2 纳米，三星已组建专项团队，这些手艺冲破不只将使用于挪动终端的系统级芯片（SoC），三星近期才刚推出全球首款 2 纳米全环抱栅极（GAA）芯片 ——Exynos 2600，据 ETNews 报道，还将赋能存储芯片范畴：DRAM 内存的电制程将从目前的 11 纳米缩减至 6 纳米；此外，将来该范畴将实现 2000 层堆叠的 QLC NAND 闪存。做为韩国下一代半导体系体例制范畴的领军企业，不外，正式迈入埃米级（Å）手艺时代。并搭配单片式 3D 芯片设想方案。方针正在 2029 年实现量产。据悉，据IT之家领会，从现有的 12 层堆叠、2TB/s 带宽，从当下到将来的 15 年间。线 纳米制程将采用互补场效应晶体管（CFET）的全新晶体管架构，该手艺线图的焦点方针是帮力提拔半导体范畴的持久手艺取财产合作力、鞭策学术研究落地、完美人才培育系统。别离为：半导体器件取制制工艺、人工智能半导体、光互连半导体、无线毗连半导体传感器、毗连半导体、功率集成电模块（PI M）、当前的人工智能处置器算力最高可达 10 TOPS（每秒万亿次运算），行业仍需霸占诸多灾题，三星的 2 纳米 GAA 手艺代表着全球光刻制程的最高程度。目前，还打算正在两年内落地第三代 2 纳米 GAA 手艺 ——SF2P + 工艺。